Najnovší zoznam projektov VLSI pre študentov elektronického inžinierstva

Vyskúšajte Náš Nástroj Na Odstránenie Problémov





Termín VLSI znamená „Very Large Scale Integration Technology“, ktorá zahŕňa návrh integrovaných obvodov (IC) kombináciou tisícov tranzistory logicky do jedného čipu do rôzne logické obvody . Tieto integrované obvody nakoniec znižujú obsadený priestor obvodov v porovnaní s obvodmi s konvenčnými integrovanými obvodmi. Výpočtový výkon a využitie priestoru sú hlavnými výzvami návrhu VLSI. Implementácia projektov VLSI otvára náročnú a vynikajúcu kariéru pre študentov, ako aj pre vedcov. Niektoré z nových trendových oblastí VLSI sú Polia programovateľné hradlom aplikácie (FPGA), návrhy ASIC a SOC. Nižšie je uvedený zoznam niektorých projektov VLSI pre tých študentov, ktorí sa usilovne snažia nájsť projekty v tejto oblasti. Tento článok pojednáva o prehľade projektov VLSI založených na FPGA, Xilinx, IEEE, Mini, Matlab atď., Ktoré sú uvedené nižšie. Tieto projekty sú veľmi užitočné pre študentov inžinierstva, študentov M.tech.

Projekty VLSI pre študentov inžinierstva

Ďalej sú diskutované projekty VLSI s abstraktmi pre študentov elektronického inžinierstva.




Projekty VLSI

Projekty VLSI

1). Transformácia diskrétnych vlniek založená na 3D zdvíhaní

Tento projekt pomáha pri poskytovaní veľmi presných obrázkov pomocou kódovania obrázku bez straty jeho údajov. Aby sa to dosiahlo, tento proces implementuje zdvíhací filter v závislosti od transformácie architektúry 3D diskrétnych waveletov VLSI.



2). Návrh 4-bitového multiplikátora SFQ s efektívnym využitím vysokorýchlostného hardvéru

Tento projekt sa používa hlavne na implementáciu upraveného kódovacieho zariadenia stánku (MBE) na báze 4-bitového SFQ multiplikátor . Tento multiplikátor poskytuje dobrý výkon v porovnaní s konvenčným kodérom stánku. Tento projekt sa používa hlavne v aplikáciách kritického oneskorenia.

3). Kryptografický procesor používaný na čipových kartách s efektívnou oblasťou

Tento projekt sa používa na implementáciu troch kryptografických algoritmov podporovaných súkromnými aj verejnými kľúčmi použitými v systéme Windows čipová karta aplikácie na poskytovanie extrémne zabezpečeného overenia a údajov používateľa komunikácia .

4). Vysokorýchlostný alebo nízkoenergetický multiplikátor s metódou potlačenia rušivého výkonu

Tento navrhovaný systém filtruje zbytočné falošné signály aritmetických jednotiek, aby sa zabránilo zbytočnému prenosu údajov, ktorý neovplyvňuje posledné výsledky výpočtu. Tento systém využíva metódu SPST pre multiplikátory na dosiahnutie nízkej spotreby a vysokorýchlostného prenosu dát.


5). Kompresia a dekompresia bezstratového dátového algoritmu

Tento projekt je implementovaný hlavne pre dvojstupňovú hardvérovú architektúru v závislosti od funkcie algoritmu PDLZW (Parallel Dictionary LZW), ako aj od algoritmu adaptívneho typu Huffmana, ktorý sa používa ako na aplikáciu bezstratovej kompresie dát, tak aj bezstratovej dekompresie.

6). Architektúra Turbo dekodéra s nízkou zložitosťou pre energeticky efektívne WSN

Navrhovaný systém sa používa na zníženie celkovej spotreby energie pri prenose dát WSN prostredníctvom algoritmu rozkladu LUT-Log-BCJR na základné operácie ACS (Add Compare Select).

7). Architektúra VLSI na efektívne odstránenie impulzného šumu obrazu

Tento navrhovaný systém sa používa hlavne na vizuálne zvýšenie kvality obrazu, aby sa zabránilo pravdepodobnosti poškodenia impulzným šumom na implementáciu efektívnej architektúry VLSI pomocou filtra na ochranu okrajov.

8). Architektúra procesora v pamäti používaného na kompresiu multimédií

Tento navrhovaný systém poskytuje architektúru s nízkou zložitosťou procesor v pamäti na podporu multimediálnych aplikácií, a to kompresie obrázkov, videa pomocou enormnej jednej inštrukcie, koncepcie viacerých dát a inštrukčného slova.

9). Technika synchronizácie časovania so symbolovou rýchlosťou pre bezdrôtové systémy OFDM s nízkym výkonom

Tento navrhovaný systém sa používa hlavne na zlepšenie činnosti bezdrôtového OFDM (ortogonálne frekvenčné delenie) Multiplexovanie ) prostredníctvom znižovania výkonu celého základného pásma pomocou hodín generátor s fázovo laditeľným a dynamickým radičom časovania vzoriek.

10). Nízkoenergetická a vysokorýchlostná multiplikátorová implementácia založená na akumulátoroch s programom SPST Adder a Verilog

Tento projekt sa používa na návrh nízkoenergetického a vysokorýchlostného MAC (multiplikátora a akumulátora) prijatím metódy falošného potlačenia napájania na MBE (upravený kódovač stánku). Použitím tohto prevedenia sa dá zabrániť rozptýleniu výkonu celého spínania.

11). Dizajn a implementácia robotického procesora umožnením antikolízie s technológiou RFID

Navrhovaný systém sa používa hlavne na implementáciu robotického procesora s antikolíziou, aby sa zabránilo fyzickej kolízii robotov v prostredí multi-robota. Tento algoritmus sa implementuje hlavne pomocou technológie VHDL a RFID.

12). Návrh logického obvodu s energetickou účinnosťou pomocou adiabatickej metódy

Tento systém demonštruje návrh logického obvodu efektívne pomocou adiabatickej metódy v porovnaní s konvenčným návrhom CMOS pomocou obvodov využívajúcich Brány NAND & NOR . Použitím adiabatickej metódy možno znížiť rozptýlenie energie v sieti a recyklovať uloženú energiu v záťažovom kondenzátore.

3). Šifrovací systém na zvýšenie výpočtovej rýchlosti systému

Hlavným zámerom tohto projektu je zvýšiť bezpečnosť prenosu dát a zvýšiť rýchlosť výpočtu implementáciou algoritmu AES pomocou FPGA. Túto simuláciu, ako aj matematický dizajn je možné vykonať pomocou kódu VHDL.

14). IP blok AHM alebo Advanced High-Performance Bus

Tento projekt sa používa hlavne na navrhnutie architektúry Advanced Mikrokontrolér Bus (AMB) pomocou AHBN (Advanced High-Performance Bus). Tento projekt je možné navrhnúť s kódom VHDL implementáciou blokov ako master & save.

15). Multimode RF transceiver s DSM a multikanálom

Tento systém sa používal hlavne na návrh multimódovej architektúry vysielača a prijímača a viackanálového RF s modulátorom Delta-Sigma. Tento navrhovaný systém používa jazyk VHDL na implementáciu dvoch architektúr.

16). Koncentrátor prepínača vyradenia pomocou režimu asynchrónneho prenosu

Pomocou tohto projektu je možné navrhnúť vyraďovací prepínač založený na asynchrónnom prenose pomocou nástrojov, ako sú VHS a VHDL. Tento vyraďovací prepínač sa dá použiť v sieťach paketov virtuálnych obvodov aj v aplikáciách datagramu.

17). Syntéza správania asynchrónnych obvodov

Tento projekt sa používa hlavne na zabezpečenie techniky syntézy správania používanej pre asynchrónne obvody. Hlavnými prvkami návrhu sú obe šablóny, ako sú balzové a asynchrónne implementácie.

18). Návrh AMBA pomocou vyhovujúceho radiča pamäte AHB

Tento projekt sa používa na návrh MC (radiča pamäte) v závislosti od AMBA (Advanced Microcontroller Bus Architecture) pre riadenie systémovej pamäte pomocou hlavnej pamäte, ako je SRAM a ROM.

19). Implementácia sčítača stromov

Sčítač nosných stromov založený na dizajne VLSI sa na rozdiel od bežných binárnych sčítačov označuje ako najlepší doplnok výkonu. Doplnky, ktoré sa realizujú v tomto projekte, sú spanning tree, kogge-stone a riedký kogge-stone.

20). CORDIC Rotácia pevného uhla založená na dizajne

Hlavnou koncepciou tohto navrhovaného systému je otáčať vektory pomocou pevných uhlov. Tieto uhly sú potrebné pre hry, robotiku, spracovanie obrazu atď. Použitím tohto projektu je možné dosiahnuť vektorovú rotáciu pomocou špecifických uhlov podľa návrhu CORDIC (digitálny počítač s rotáciou súradníc).

21). Návrh filtra FIR s distribuovanou aritmetikou vyhľadávacej tabuľky

Tento navrhovaný systém hlavne vylepšuje FIR filter výkon tým, že ho navrhne pomocou distribuovanej aritmetiky trojrozmernej vyhľadávacej tabuľky namiesto multiplikátora. Takže tento dizajn je možné implementovať pomocou softvérov ako FPGA a Xilinx.

22). Push-Pull impulzné západky s vysokou rýchlosťou a nízkou spotrebou energie podmienené

Tento projekt sa používa na uskutočnenie energeticky efektívnych a vysoko výkonných impulzných západiek používaných hlavne pre systémy VLSI pomocou novej topológie. Pretože táto topológia závisí hlavne od koncového stupňa push-pull poháňaného pomocou dvoch deliacich pruhov cez generátor podmienených impulzov.

23). Architektúra aritmetického kodéra VLSI v SPIHT

Tento navrhovaný systém zvyšuje priepustnosť metódy aritmetického kódovania v kompresii obrazu oddielov v hierarchických stromoch (SPIHT) pomocou vysokorýchlostnej architektúry závislej od FPGA.

24). Potlačenie šumu EKG signálu na základe FPGA

Tento projekt slúži na potlačenie šumu v signáloch EKG prostredníctvom dvoch stredných filtrov s veľkosťami vzorkových bodov 91, respektíve 7. Takže tento proces je možné dosiahnuť implementáciou Dizajn FPGA na základe VHDL kódu.

25). Vysokovýkonný procesor na zmenu mierky obrazu založený na VLSI s nízkymi nákladmi

Tento projekt sa používa na implementáciu algoritmu pre procesor na zmenu mierky obrazu založený na VLSI s menšou pamäťou a vysokým výkonom. Navrhovaný návrh systému obsahuje hlavne kombináciu filtra, rekonfigurovateľných dynamických metód a zdieľania hardvéru s cieľom znížiť náklady.

26). Efektívny dizajn a implementácia architektúry systolického poľa

Hlavnou koncepciou tohto projektu je návrh hardvérového modelu použitého pre multiplikátor systolického poľa. Toto pole je možné použiť hlavne na vykonávanie binárneho násobenia pomocou platformy VHDL. Navrhovaný návrh systému je možné implementovať pomocou softvéru FPGA & Isim.

27). Dizajn a syntéza QPSK pomocou kódu VHDL

QPSK je jednou z hlavných metód modulácie. Táto metóda sa používa v aplikáciách satelitného rádia. Túto modulačnú techniku ​​je možné implementovať pomocou reverzných logických brán. Návrh techniky QPSK je možné vykonať pomocou kódu VHDL.

28). Návrh a implementácia radiča DDR SDRAM s vysokou rýchlosťou

Navrhovaný systém sa používa na návrh radiča DDR SDRAM na prenos zhlukových údajov v závislosti na vysokej rýchlosti na synchronizáciu týchto údajov medzi obvodmi zabudovaného systému a DDR SDRAM. Použitím jazyka VHDL je možné kód vyvinúť.

29). 32 bitový návrh a implementácia procesora RISC

Hlavnou koncepciou tohto projektu je implementácia 32 bitov RISC (počítač so zníženou inštrukčnou sadou) pomocou nástroja ako XILINK VIRTEX4. V tomto projekte je navrhnutých 16 inštrukčných sád všade tam, kde je možné vykonať každú inštrukciu v jednom cykle CLK pomocou metódy päťfázového pipeline.

30). Implementácia zbernicového mosta medzi AHB a OCP

Navrhovaný systém sa používa na návrh mosta medzi dvoma protokolmi, a to bežným a štandardným. Komunikačné protokoly ako AHB (Advanced High-performance Bus) & OCP (Open Core Protocol) sú veľmi populárne a používajú sa v aplikáciách SoC (systémový čip) .

Nápady na projekty VLSI pre študentov inžinierstva

Zoznam projektov VLSI založených na programoch FPGA, MatLab, IEEE a Mini Projects pre študentov inžinierstva je uvedený nižšie.

Projekty VLSI pre študentov M. Tech

Zoznam projektov VLSI založených na M. Tech Students obsahuje nasledujúci.

  1. Plošne efektívny a vysoko spoľahlivý dizajn pamäťových buniek I0T založený na RHBD používaný v leteckých a kozmických aplikáciách
  2. Fázový detektor s viacúrovňovou polovičnou rýchlosťou používaný v obvodoch CLK a obnovy dát
  3. Komparátor s nízkou spotrebou a vysokou rýchlosťou používaný pre presné aplikácie
  4. Prevodník hradlového napätia s vysoko výkonným a integrovaným multiplexorom
  5. Vysoko výkonná ternárna sčítačka založená na CNTFET
  6. Dizajn komparátora veľkosti s nízkou spotrebou
  7. Návrh prahovej logickej brány s prúdovým režimom pre analýzu oneskorenia
  8. Dizajn dekodérov linky so zmiešanou logikou s nízkym výkonom a vysokým výkonom
  9. Návrh logickej testovateľnosti spánkovej konvencie
  10. Posúvač úrovne napätia pre aplikácie s dvojitým napájaním s vysokou rýchlosťou a účinnosťou
  11. Dizajn a analýza dvojitého chvostového komparátora s nízkym výkonom a nízkym napätím
  12. Dizajn Flip-Flop založený na impulznom spúšťaní s nízkou spotrebou energie pomocou metódy prechodu signálu
  13. Efektívny návrh obvodov založený na FET rekonfigurovateľných za behu
  14. Dizajn komparátora veľkosti s nízkou spotrebou
  15. Analýza oneskorenia návrhov logických brán s prahovou hodnotou súčasného režimu

The Projekty VLSI založené na FPGA pre študentov strojárstva a Dizajnové miniprojekty CMOS VLSI sú uvedené nižšie.

  1. Dizajn a charakteristika kalených obvodov SEU pre FPGA na základe SRAM
  2. Kompaktný hybridný CMOS na báze CMOS LUT Design & Potential Application používaný v FPGA
  3. Implementácia FPGA na meranie vzdialenosti na základe ultrazvukového senzora
  4. Implementácia FPGA pre multiplikátor stánkov s FPGA Spartan6
  5. Diskrétna vlnková transformácia založená na zdvíhaní pomocou FPGA Spartan3
  6. Ovládač ARM v robotike využívajúci FPGA
  7. UART na báze FPGA s viackanálovým pripojením
  8. Potlačenie šumu EKG signálu pomocou FPGA
  9. Implementácia FPGA založená na UTMI a vrstva protokolu USB 2.0
  10. Implementácia stredného filtra so Spartan3 FPGA
  11. Implementácia FPGA na základe algoritmu AES
  12. Bezpečnostný výstražný systém založený na PIC pre implementáciu FPGA so Spartan 3an
  13. Implementácia FPGA na návrh radiča pre systémy diaľkového snímania
  14. Sada na spracovanie obrazu FPGA využívajúca filtrovanie obrazu lineárnych a morfologických
  15. Implementácia medicínskej fúzie na báze Spartan3 FPGA

Zoznam Mini projekty VLSI využívajúce kód VHDL zahŕňa nasledujúce.

  1. Komparátor s vysokou rýchlosťou pomocou VLSI
  2. Násobiteľ pohyblivej rádovej čiarky pomocou VLSI
  3. Konverzia binárneho na sivý na základe VLSI
  4. Digitálny filter
  5. CLK Gating založený na VLSI
  6. Védsky multiplikátor
  7. CMOS FF pomocou VLSI
  8. Architektúra paralelného procesora využívajúca VLSI
  9. Plný sčítač založený na VLSI
  10. Dizajn pamäte DRAM / dynamického náhodného prístupu na základe VLSI
  11. Rozloženie SRAM založené na VLSI
  12. Procesor digitálneho signálu založený na VLSI
  13. Multiplexer založený na VLSI
  14. Návrh jednotky MAC na základe VLSI
  15. Diferenciátor založený na VLSI
  16. FFT alebo rýchla Fourierova transformácia založená na VLSI
  17. Architektúra diskrétnej kosínusovej transformácie založená na VLSI
  18. 16-bitový návrh multiplikátora pomocou VLSI19
  19. Navrhovanie vyrovnávacej pamäte FIFO na základe VLSI
  20. Vysokorýchlostný akcelerátor založený na VLSI

Projekty VLSI pomocou programov MATLAB a Xilinx

Zoznam projektov VLSI založených na projektoch MATLAB a VLSI používajúcich Xilinx obsahuje nasledujúce.

  1. Návrh a analýza modemu CDMA s programom MATLAB
  2. Návrh filtra FIR pomocou VHDL na analýze založenej na FPGA a MATLAB
  3. Simulácia systému pre automobilové inžinierstvo založená na ModelSim a Matlab alebo Simulink
  4. Doplnky založené na Xilinx ako Ripple Carry & Carry Skip
  5. Aritmetická jednotka založená na 32-bitovej pohyblivej řádovej čiarke
  6. Plávajúca bodová ALU
  7. RISC procesor založený na 32-bitových procesoroch
  8. Konvolučné schopnosti ortogonálneho kódu
  9. Automat na báze Xilinx a Verilog
  10. Doplnky paralelných prefixov založené na Xilinxe s 256 bitmi
  11. Protokol o vzájomnej autentifikácii pomocou Xilinx
  12. Prístup k štruktúre s jedným cyklom pre logický test pomocou Xilinx
  13. UTMI a protokolová vrstva založená na USB2.0 pomocou Xilinx
  14. Konfigurácia kompresie a dekompresie dát pomocou Xilinx FPGA
  15. Xilinx 4000 na báze BIST a Spartan Series na báze FPGA
  16. IIR filter založený na MATLABE a VLSI
  17. FIR filter pomocou MATLABu

Projekty IEEE

The zoznam projektov IEEE VLSI je uvedený nižšie.

  1. Bezdrôtový domáci automatizačný systém založený na VLSI pomocou Bluetooth
  2. Odstránenie impulzného šumu v obraze pomocou efektívnej architektúry VLSI
  3. Architektúra procesora v pamäti pre multimediálnu kompresiu
  4. Monitorovanie teplotného systému pomocou cloudu a internetu vecí
  5. Implementácia systému OFDM s IFFT a FFT
  6. Hammingov návrh a implementácia kódu s Verilogom
  7. Rozpoznávanie odtlačkov prstov založené na VHDL pomocou filtra Gabor
  8. Aritmetické funkcie Premapovanie pomocou ROM v závislosti od prístupov približovania
  9. Analýza vysokej účinnosti a nízkej hustoty výkonu dekodéra kódu kontroly parity v aplikáciách s nízkou spotrebou
  10. Architektúry FFT s dohľadom na zreťazený Radix-2k
  11. Flip-flops design pre aplikácie VLSI pomocou technológie CMOS s vysokým výkonom
  12. Návrh filtra FIR s vyhľadávacou tabuľkou podľa distribuovanej aritmetiky
  13. Nízkonákladový a vylepšený procesor na zmenu mierky založený na VLSI
  14. Implementácia a dizajn ASIC pokročilého turbodúchadla a dekodéra s 3GPP LTE
  15. Push-Pull impulzné západky s nízkou spotrebou a vysokorýchlostnými podmienkami
  16. Vylepšené skenovanie pri testovaní skenovania s nízkou spotrebou
  17. Aritmetický kódovač VLSI Architecture pre SPIHT
  18. Implementácia VHDL pre UART
  19. Regulátor napätia na báze VLSI s nízkym vypadnutím
  20. Flash ADC Design s vylepšenou schémou komparátora
  21. Návrh multiplikátora nízkej spotreby s logickým štýlom zloženého konštantného oneskorenia
  22. Komparátor dvojitého chvosta s vysokým výkonom a nízkym výkonom
  23. Flash úložný systém s vysokým výkonom v závislosti od vyrovnávacej pamäte pre zápis a virtuálnej pamäte
  24. Nízky výkon FF na základe prístupu Sleepy Stack
  25. Optimalizácia výkonu LFSR pre BIST s nízkou spotrebou Implementovaná v HDL
  26. Návrh a implementácia automatu s Verilog HDL
  27. Dizajn akumulátora založený na generovaní 3-váhového modelu s LP-LSFR
  28. Dekodér Reed-Solomon s vysokou rýchlosťou a nízkou zložitosťou
  29. Rýchlejšia Dadda multiplikátorová dizajnová technika
  30. Prijímač FM rádia na báze digitálnej demodulácie
  31. Generovanie testovacieho vzoru so schémami BIST
  32. Implementácia architektúry VLSI pomocou vysokorýchlostného potrubia
  33. Návrh protokolu OCP zbernice On-Chip Bus pomocou funkcií zbernice
  34. Dizajn fázového frekvenčného detektora a nabíjacieho čerpadla používaný pre vysokofrekvenčnú fázovo blokovanú slučku
  35. Vyrovnávacia pamäť a návrh radiča cache s VHDL
  36. Implementácia nízkonapäťových sčítacích kompresorov založené na ASTRANe
  37. Predplatený systém fakturácie elektriny s využitím čipovej konštrukcie
  38. Prekrytie implementácie pomocou logickej bunky a analýzy jej výkonu
  39. Carry Look Ahead zmija s rôznymi analýzami výkonu bitov pomocou VHDL
  40. Návrh dátovej vrstvy s Wi-Fi MAC Protokoly
  41. Implementácia FPGA pre protokol vzájomného overovania pomocou modulárnej aritmetiky
  42. Generovanie signálu PWM pomocou FPGA a variabilného pracovného cyklu

Projekty v reálnom čase

Zoznam Projekty VLSI v reálnom čase hlavne zahŕňajú mini projekty VLSI využívajúce kód VHDL a softvérové ​​projekty VLSI pre študentov inžinierstva ECE.

  1. Pragmatická integrácia medzipamäte riadkov SRAM do heterogénnej trojrozmernej architektúry DRAM pomocou TSV
  2. Vstavaná technika autotestu na diagnostiku porúch oneskorenia v klastrových poľných programovateľných hradlových poliach
  3. ASIC Návrh komplexného multiplikátora
  4. Lacná implementácia VLSI na efektívne odstránenie impulzného šumu
  5. Na základe FPGA Vesmírny vektor PWM Ovládací IC pre trojfázový indukčný motorový pohon
  6. VLSI implementácia automatického korektora a CORDIC algoritmu pre WLAN založené na OFDM
  7. Automatická extrakcia cesty pomocou satelitných snímok s vysokým rozlíšením
  8. Návrh VHDL na segmentáciu obrazu pomocou filtra Gabor na detekciu chorôb
  9. Nízko zložitá architektúra Turbo dekodéra pre energeticky efektívne bezdrôtové siete senzorov
  10. Vylepšenie schopností konverzie ortogonálnych kódov pomocou implementácie FPGA
  11. Návrh a implementácia pohyblivej rádovej čiarky ALU
  12. CORDIC Design pre pevný uhol natočenia
  13. Kódy produktu Reed-Solomon pre implementáciu radiča NAND Flash na čipu FPGA
  14. Zlepšenie výťažnosti štatistického SRAM prístupu na čítanie pomocou obvodov s negatívnou kapacitou
  15. Správa napájania sieťových rozhraní MIMO v mobilných systémoch
  16. Návrh štandardu šifrovania údajov pre šifrovanie údajov
  17. Nízkoenergetický a plošne efektívny prenos Vyberte sčítač
  18. Syntéza a implementácia UART pomocou kódov VHDL
  19. Vylepšené architektúry pre jednotku sčítania a odčítania s pohyblivou desatinnou čiarkou
  20. 1-bitový digitálny vysielač na báze FPGA využívajúci moduláciu Delta-Sigma s RF výstupom pre SDR
  21. Optimalizácia využitia reťazového vyhľadávania v dekodéri BCH na prenos vysokej chybovosti
  22. Digitálny dizajn vysielača DS-CDMA pomocou Verilog HDL a FPGA
  23. Dizajn a implementácia efektívnej architektúry systolického poľa
  24. Algoritmus výučby dynamiky robotov založený na VLSI
  25. Všestranný dizajn multimediálnej funkčnej jednotky využívajúci techniku ​​rušivého potlačenia výkonu
  26. Návrh autobusového mosta medzi AHB a OCP
  27. Behaviorálna syntéza asynchrónnych obvodov
  28. Optimalizácia rýchlosti modifikovaného dekodéra Viterbi na báze FPGA
  29. Implementácia I2C rozhrania
  30. Vysokorýchlostný multiplikátor s nízkou spotrebou energie využívajúci pokročilú techniku ​​potlačenia rušivého napájania
  31. Upínacie virtuálne napájacie napätie silových obvodov pre aktívne zníženie úniku a spoľahlivosť oxidu brány
  32. Výkonovo efektívny kanálový zosilňovač založený na FPGA pre softvérovo definované rádio
  33. Architektúra VLSI a prototypy FPGA digitálneho fotoaparátu na zabezpečenie a autentizáciu obrazu
  34. Vylepšenie prevádzky vnútorného robota
  35. Dizajn a implementácia permutačnej siete ON-Chip pre multiprocesorový systém typu on-chip
  36. Metóda synchronizácie časovania symbolovej rýchlosti pre bezdrôtové systémy OFDM s nízkou spotrebou
  37. Radič DMA (priamy prístup do pamäte) pomocou VHDL / VLSI
  38. Rekonfigurovateľné FFT pomocou architektúry CORDIC na báze pre prijímače MIMI-OFDM
  39. Technika potláčania falošného výkonu pre multimediálne / DSP aplikácie
  40. Efektívnosť kódov BCH vo vodoznaku digitálneho obrazu
  41. Ovládač SD-RAM s dvojitou rýchlosťou dát
  42. Implementácia filtra Gabor pre rozpoznávanie odtlačkov prstov pomocou Verilog HDL
  43. Dizajn praktickej nanometrickej stupnice redundantnej prostredníctvom vedomej štandardnej bunkovej knižnice pre vylepšenú redundantnú pomocou 1 rýchlosti vkladania
  44. Bezstratový algoritmus kompresie a dekompresie dát a jeho hardvérová architektúra
  45. Rámec na opravu viacbitových mäkkých chýb
  46. Efektívna kompresia testovacích dát založená na Viterbi
  47. Implementácia blokov FFT / IFFT pre OFDM
  48. Waveletová kompresia obrazu progresívnym kódovaním VLSI
  49. VLSI implementácia plne pipelinovaného multiplikátora, menej 2D architektúry DCT / IDCT pre JPEG
  50. Emulácia chýb na báze FPGA synchrónnych sekvenčných obvodov

Toto je teda všetko o zozname projektov VLSI pre strojárstvo, študentov M.Tech, ktoré sú nápomocné pri výbere témy posledného ročníka projektu. Po tom, čo ste strávili svoj drahocenný čas prechádzaním týmto zoznamom, veríme, že ste získali dobrý nápad na výber témy projektu podľa vášho výberu zo zoznamu projektov VLSI a dúfame, že máte dostatočnú dôveru na prevzatie akejkoľvek témy z zoznam. Ďalšie podrobnosti a pomoc s týmito projektmi nám môžete napísať v sekcii komentárov uvedenej nižšie. Tu je otázka, čo je to VHDL?

Fotografický kredit